Forum libero

- Scritto da: suoranciata
> http://warmcat.com/_wp/whirlygig-rng/
>
> [img]http://www.flightglobal.com/blogs/terminal-q/

Di FPGA (purtroppo) non me ne intendo o avrei già provato ad implementare qualcosa di simile molto tempo fa. So però che sono chip dannatamente svelti quindi è probabile che riesca a generare quei 7MBit di bit casuali per secondo in modo sicuro.

Il modo di generare bit casuali partendo da loop di NOT esiste, è conosciuto e funziona, ci sono diversi brevetti che si basano proprio su questo principio. In pratica un numero dispari di NOT viene collegato in modo da formare un loop, in questo modo ottieni qualcosa di altamente instabile che passa da 0 a 1 molto velocemente. Campionando questi bit ad intervalli molto meno veloci del loop stesso (diciamo 10 o 100 volte più lentamente) e dando per scontato che il campionamento non avvenga in sincronia con il loop ottieni la lettura di bit casuali, che non possono essere previsti.

Lui usa 24 loop da 9 NOT ciascuno raggruppati in gruppi di 3 per ottenere 8 bit random alla volta. Mi lascia un po' perplesso il fatto che tutti i loop abbiano ognuno 9 NOT. Tutte le implementazioni teoriche che ho visto fino ad ora nei vari brevetti utilizzano loop con un numero di NOT diversi, poi mixati assieme e tutti sottolineavano l'importanza che i vari loop NON fossero in sincronia fra loro.

Il problema della sincronia è serio, i vari loop tendono a "sintonizzarsi" fra loro se sono molto vicini e tendono quindi a "voler" oscillare in sincronia. Questo naturalmente è male perché il generatore conta proprio sulla casualità dei vari loop per generare bit casuali, anche per questo il numero di NOT per loop in genere è diverso così da introdurre ritardi e rendere la sincronia più difficile.

In altre parole questo modello potrebbe funzionare chessò... per 10 minuti, 1 ora, 1 mese... e poi improvvisamente sincronizzare tutti i loop e generare sequenze di bit in apparenza casuali ma non così casuali come dovrebbero essere.

Mi chiedo quindi se il tipo che ha progettato questo oggetto si sia posto questo problema e abbia preso delle precauzioni (chessò... implementare i loop all'interno dell'FPGA distanti fra loro, ma come dicevo io di FPGA non me ne intendo e non so nemmeno se questa cosa sia possibile).

Per contro il fatto che usi così tanti loop di NOT (24) potrebbe essere una mezza garanzia che non si abbia la sfiga di avere tutti i loop sincronizzati fra loro.

Ad ogni modo l'idea è molto buona, mi sarebbe piaciuto leggere le sue considerazioni su questo progetto, le sue scelte... insomma... qualche riga di spiegazione sul funzionamento e sulle scelte fatte così da dissipare questi dubbi. Se lo metterà in vendita già fabbricato o solo da montare potrei anche decidere di comprarglielo considerando che un generatore di bit random in hardware professionale costa anche sui 1000 euro.